信号完整性在芯片设计中起着越来越重要的作用

事实证明，与单片系统级芯片和印刷电路板相比，芯片和先进封装在电信号通过互连器件时保持其质量和可靠性更具挑战性。

信号完整性是所有芯片和系统的基本要求，但由于反射、损耗、串扰、工艺变化以及各种噪声和物理效应，芯片的信号完整性变得更加困难。电信号需要以正确的时间、波形和一致的电压水平到达目的地。这在单片机芯片中已经够难了，但在高级封装中却有了全新的要求。

虽然信号完整性分析已经存在了几十年，但由于芯片与芯片之间的连接数量大幅增加，芯片很快就会变得臃肿不堪。其他需要考虑的因素包括阻抗匹配、信号衰减和时序限制，以确保芯片之间的可靠通信。随着数据传输速率的提高、特征尺寸的不断缩小，以及在不同节点和不同尺寸上开发的芯片被添加到某种类型的基板上，并通常以定制配置集成到某种类型的高级封装中，这些问题变得更加难以处理。

与传统的单片设计相比，基于芯片的半导体设计或系统级封装设计面临着独特的挑战，特别是在信号完整性方面。“单片设计中的信号更短、更可预测，而基于芯片组的设计则具有跨基板或先进封装（如内插器和桥接器）的芯片间连接。这些跨越材料边界的较长路径会带来阻抗失配、信号衰减和串扰。在单片设计中集中进行的功率传输也变得更加复杂，多个芯片需要小心地降低噪声。

虽然与单片 SoC 相比，充满芯片的先进封装有更大的工作面积，但这并不能解决信号完整性问题。“弗劳恩霍夫 IIS 自适应系统工程部门高效电子学负责人 Andy Heinig 说："一方面，在芯片组中，所有迹线都更紧密地排列在一起，这导致串扰大大增加。“另一方面，为电源分配的空间更大，为信号线留下的空间更小。

芯片的信号完整性与单片芯片主要有两个不同之处。"首先，接口本身将推动对芯片到芯片（D2D）接口的要求，需要为该接口量身定制。“其次，为芯片到芯片接口增加中间件和额外的封装层会对非芯片到芯片信号产生影响，它们需要穿越中间件和额外的封装层。”

事实上，确保信号完整性是 3D-IC 面临的最大挑战之一。"当你离开芯片时，这些都是极高速的连接。这些是将芯片连接在一起的 SerDes，这些通道虽然名义上是在相互之间来回发送数字数据，但在很大程度上是模拟电路。它们的运行速度极快，需要全面的电磁（EM）建模来计算。这意味着不仅仅是 RC（电阻/电容），而是电阻、电感和电容 (RLC)。此外，还有互感，因此由于速度较快，需要对插层上的信号进行全面的电磁建模。射频设计人员对此已经熟悉多年，但对于大多数数字设计人员来说，这是一个全新的概念。他们必须进入电磁领域，而且是模拟领域。

芯片还需要对 TSV 和凸点进行建模。“在较低的速度下，这些凸起和 TSV 只是一个电阻或电容。“但在较高速度下，就需要进行电磁建模。台积电必须为其 N3 中的硅通孔开发 RLC 模型，这意味着即使是垂直连接也必须进行电磁建模。这是现在与容量最大的不同之处，因为你必须确定你的路径--离开一个芯片，可能会碰到多个芯片，穿过中间膜，如果是输入/输出信号，甚至会碰到封装。你需要能够对整个信号路径进行建模，从头到尾，跨越多个芯片和中间件。这是电磁学和信号完整性的主要问题。然后，如果要进行路径分析，就必须对低速或片上通信进行老式的 RC 分析。

电磁分析通常比 RC 提取更为复杂，但其能力也更为有限。“他说："电磁分析可以处理数千个信号，但不能像 RC 提取那样处理数百万或数千万个信号。“这意味着你通常只能分离出高速通信所需的信号，然后拼接其他低速信号，或者只分析通信通道本身，HBM 通信通道就是一个典型的例子。从芯片到 HBM 之间的通信，需要所有的信号线，同时传输 1,024 个比特。这是一个相当高的带宽，它与电源和地线交错屏蔽，因此它成为一个复杂的物理和电气通道，你需要对整个电磁学进行仿真。

PCB 的异同

如今，芯片设计团队面临的许多多芯片和芯片组问题与他们在 PCB 上看到的问题相似。甚至有些语言也是一样的。但这些问题正变得更加复杂，在高级封装级别的多芯片中解决起来也更加困难

“Synopsys公司技术产品管理总监Keith Lanier说："PCB设计必须将内存和CPU以及各种单个元件集成在一起，而用于PCB设计的工具使你能够以所需的速度进行分析。“当然，PCB 的尺寸要大得多。因此，这确实是一个规模上的差异，这就是当我们进入多芯片的新方向时，当我们开始研究集成电路风格的路由时，我们所需要的是中间件或晶圆到晶圆键合的嵌入式桥接--所有这些互连类型都不是 PCB 设计中的类型。有 C4 凸块之类的东西，你仍然需要处理这些问题。但是，你还必须处理可能会传到现实世界的信号，这些信号会一直连接到印刷电路板，然后进入更大的系统，以及从芯片到芯片的所有互连。人们希望未来能够实现的整个芯片生态系统必须有更多的标准。但问题是，'在这些多芯片系统中，从信号完整性的角度来看互连，以及进行电源完整性设计，需要什么样的工具？'你需要考虑到电源驱动热，而热会对这些多芯片系统和芯片设计产生许多不同的影响。

分析所有这些都是一项挑战。“Lanier 说："与 PCB 相比，有两点决定了设计工程师需要考虑这些新型多芯片系统的物理分析类型。“首先，设计工程师必须考虑设计特征尺寸，并考虑使用代工工艺，而不是 OSAT 或有机基板。尺寸小得多，但速度却高得多，这两点共同推动了在集成电路领域进行电磁仿真的需求，使其能够用于需要进行此类分析的数字设计，并能够用于多芯片设计。这些工具可用于 PCB 设计，也可用于传统封装产品，但多芯片和芯片设计需要更高的能力才能达到相同的精度。这是另一个挑战。与最初的 PCB 设计相比，现在的多物理场分析在设计规模上要复杂得多。

芯片效应

不同应用面临的信号完整性挑战也大不相同。“西门子数字工业软件公司的产品专家 Subramanian Lalgudi 说："在单片机设计中，信号完整性曾经是由 PCB 方面的一组独立人员完成的，他们完善了这门艺术。西门子数字工业软件公司产品专家 Subramanian Lalgudi 说："他们希望如何签署合规性，这需要一个过程。如今，芯片有不同的协议--UCIe、MIPI、SATA。如果你是正在设计收发器的芯片设计人员，或者你是像惠普这样的电路板设计人员，或者其他人正在设计电路板，或者如果你是一家中继器公司，试图将其放大并发送到其他地方，那么这个过程是明确的。关于发射机所需的合规性，标准已经发生了变化。但中继器的合规要求是什么？无论是串行标准还是并行标准，接收器需要符合哪些要求？串行是点对点。并行基本上是 DDR 应用，但 PCB 中每比特的能量都很高，因此他们可以承受。它的表面积更大，等等等等。

为了解决这些复杂性并提高可预测性，业界正在多个领域取得进展。硅插层和扇出设计等封装技术正在减少信号损耗并提高互连性能。UCIe等标准化接口正在简化芯片间的通信，而机器学习则使SI分析和预测建模变得更快。改进的材料和三维集成技术（如混合键合）通过减少互连距离和损耗，进一步提高了 SI 性能。此外，下一代 EDA 工具正在将 SI、PI 和热分析集成到一个统一的框架中，从而缩短了迭代周期并提高了准确性。高速接口现在采用了先进的均衡技术，以减少封装或互连中的损耗。在封装、互连标准和仿真技术方面取得的这些进步，正在稳步提高这些挑战的可预测性和可解决性。

不过，还有更多的挑战需要解决。与单片架构的统一时序域相比，芯片组系统在芯片组之间会遇到更严重的工艺变化以及基板引起的偏斜，因此时序闭合变得更加困难。然而，这两种方法也面临着共同的 SI 挑战，例如需要强大的仿真工具、材料效应分析以及工艺、温度和电压变化下的可靠性测试。在这两种情况下，SI 和 PI 的紧密结合对于管理噪声对信号性能的影响至关重要。

一些现有的方法已经出现了问题。“弗劳恩霍夫的海尼格说："到目前为止，信号线通常都是根据规则进行布线的。海尼格说："这样做更有把握，但会占用大量资源。这种做法已经行不通了，未来需要在所有设计步骤中对电源和信号线进行连续、统一的规划。这包括从系统分区到布局的所有环节，需要更多的仿真支持。

在 PCB 设计中用于系统级信号完整性分析的工具和方法，现在也被应用到芯片设计中。EDA 行业进行信号完整性分析已有 40 多年的历史，但现在必须在芯片级应用这些技术。用于信号完整性分析的一些工具和技术包括可视化信号质量的眼图、电磁模拟、数字信号静态时序分析以及高速互连的全波三维电磁建模。在这里，芯片的信号完整性验证包括分析通过互连通道在收发器之间传输的信号的行为，确保符合新兴的芯片接口标准。

随着有意开发商用芯片市场的公司不断取得进展，这些问题将分阶段解决。起点可能是利用现有工具，同时逐步增加功能和能力，以解决芯片中的信号、电源和热完整性问题。